PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-203261

(43) Date of publication of application: 27.07.2001

(51)Int.CI.

H01L 21/76

(21)Application number: 2000-009369

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

18.01.2000

(72)Inventor: MORI KATSUMI


KAWAHARA TAKASHI KASUYA YOSHIKAZU

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device and its manufacturing method which has dummy bump regions formed in a specified pattern within trench element isolating regions.

SOLUTION: The semiconductor device involves a silicon substrate 10 having trench element isolating regions 24, and a plurality of dummy bump regions 32 are provided in the trench element isolating region 24. Assuming a first virtual straight line L1 extending in a direction intersecting the row direction, the angle between the first virtual straight line L1 and the row direction is 2–40°. Assuming a second virtual straight line L2 extending in a direction intersecting the column direction, the angle between the second virtual straight line L2 and the column direction is 2–40°. The dummy bump regions 32 are disposed so as to locate on the first and second virtual straight lines L1, L2.



LEGAL STATUS

[Date of request for examination]

18.01.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号 特開2001-203261 (P2001 - 203261A)

(43)公開日 平成13年7月27日(2001.7.27)

(51) Int.Cl.7

HO1L 21/76

識別記号

FΙ

H01L 21/76

テーマコート*(参考)

N 5F032

請求項の数33 OL (全 16 頁) 審查請求 有

(21)出願番号

特願2000-9369(P2000-9369)

(22)出願日

平成12年1月18日(2000.1.18)

(71)出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 森 克己

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(72) 発明者 川原 敬

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74)代理人 100090479

弁理士 井上 一 (外2名)


最終頁に続く

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 トレンチ素子分離領域内に、ダミー凸部領域 が所定のパターンで形成された半導体装置およびその製 造方法を提供する。

【解決手段】 半導体装置は、トレンチ素子分離領域2 4を有するシリコン基板10を含む。トレンチ素子分離 領域24内において、複数のダミー凸部領域32が設け られている。行方向と交差する方向に沿って伸びる、第 1の仮想直線L1を想定すると、第1の仮想直線L1と 行方向とのなす角は、2~40度である。また、列方向 と交差する方向に沿って伸びる、第2の仮想直線L2を 想定すると、第2の仮想直線L2と列方向とのなす角 は、2~40度である。ダミー凸部領域32は、第1の 仮想直線 L 1 および第2の仮想直線 L 2 上に位置するよ うに、配置されている。



【特許請求の範囲】

【請求項1】 トレンチ素子分離領域を有し、

前記トレンチ素子分離領域内において、複数のダミー凸 部領域が設けられ、

行方向と交差する方向に沿って伸びる、第1の仮想直線 を想定すると、

前記第1の仮想直線と前記行方向とのなす角は、2~4 0度であり、

前記ダミー凸部領域は、前記第1の仮想直線上に位置す るように、配置された、半導体装置。

【請求項2】 請求項1において、

前記第1の仮想直線間において、所定の間隔が置かれて いる、半導体装置。

【請求項3】 請求項2において、

前記間隔は、1~16μmである、半導体装置。

【請求項4】 請求項1~3のいずれかにおいて、

前記ダミー凸部領域は、該ダミー凸部領域の中心が、前 記第1の仮想直線上に位置するように、配置された、半 導体装置。

【請求項5】 トレンチ素子分離領域を有し、

前記トレンチ素子分離領域内において、複数のダミー凸 部領域が設けられ、

列方向と交差する方向に沿って伸びる、第2の仮想直線

前記第2の仮想直線と前記列方向とのなす角は、2~4

前記ダミー凸部領域は、前記第2の仮想直線上に位置す るように、配置された、半導体装置。

【請求項6】 請求項1~4のいずれかにおいて、

仮想直線を想定すると、

前記第2の仮想直線と前記列方向とのなす角は、2~4 0度であり、

前記ダミー凸部領域は、さらに、前記第2の仮想直線上 に位置するように、配置された、半導体装置。

【請求項7】 請求項5または6において、

前記第2の仮想直線間において、所定の間隔が置かれて いる、半導体装置。

【請求項8】 請求項7において、

前記間隔は、1~16μmである、半導体装置。

【請求項9】 請求項5~8のいずれかにおいて、

前記ダミー凸部領域は、該ダミー凸部領域の中心が、前 記第2の仮想直線上に位置するように、配置された、半 導体装置。

【請求項10】 請求項1~9のいずれかにおいて、 平面形状において、前記トレンチ素子分離領域の面積に 占める、ダミー凸部領域の面積の割合は、30~50% である、半導体装置。

【請求項11】 請求項10において、

前記割合は、約40%である、半導体装置。

【請求項12】 請求項1~11のいずれかにおいて、 前記ダミー凸部領域の平面形状は、ほぼ方形をなす、半 導体装置。

2

【請求項13】 請求項12において、

前記ダミー凸部領域の平面形状は、ほぼ正方形をなす、 半導体装置。

【請求項14】 請求項12または13において、

前記第1の仮想直線または前記第2の仮想直線上に配置 された、隣り合う前記ダミー凸部領域は、平面形状にお 10 いて、互いに部分的に対向し合う辺を有する、半導体装 置。

【請求項15】 請求項14において、

対向し合う、前記辺同士の間隔は、前記ダミー凸部領域 の一辺より短い、半導体装置。

【請求項16】 請求項14または15において、 対向し合う、前記辺同士の間隔は、0.5~5μmであ る、半導体装置。

【請求項17】 請求項16において、

前記辺同士の間隔は、約1μmである、半導体装置。

【請求項18】 請求項12~17のいずれかにおい 20

前記ダミー凸部領域の一辺の長さは、1μm以上であ る、半導体装置。

【請求項19】 請求項12~18のいずれかにおい

前記ダミー凸部領域の一辺の長さは、10μm以下であ る、半導体装置。

【請求項20】 請求項12~19のいずれかにおい

さらに、列方向と交差する方向に沿って伸びる、第2の30前記ダミー凸部領域の一辺の長さは、 5μ m以下であ る、半導体装置。

> 【請求項21】 請求項12~20のいずれかにおい て、

前記ダミー凸部領域の一辺の長さは、約2μmである、 半道体装置。

【請求項22】 請求項1~21のいずれかにおいて、 前記トレンチ素子分離領域内において、禁止区域が設定 され、

前記禁止区域に部分的に重なることになるダミー凸部領 40 域は、形成されていない、半導体装置。

【請求項23】 請求項22において、

前記禁止区域の幅は、0.5~20μmである、半導体 装置。

【請求項24】 トレンチ素子分離領域を有し、

前記トレンチ素子分離領域内において、複数のダミー凸 部領域が設けられ、前記ダミー凸部領域は、平面形状に おいて、ほぼ正方形をなし、

行方向で隣り合う前記ダミー凸部領域間の間隔は、該ダ ミー凸部領域の一辺の長さの、ほぼ半分であり、

50 行方向で隣り合う前記ダミー凸部領域は、互いに列方向

にずれ、

前記ダミー凸部領域の列方向にずれた幅は、該ダミー凸 部領域の一辺の長さの、ほぼ半分である、半導体装置。 【請求項25】 トレンチ素子分離領域を有し、

前記トレンチ素子分離領域内において、複数のダミー凸 部領域が設けられ、

前記ダミー凸部領域は、平面形状において、ほぼ正方形 をなし、

列方向で隣り合う前記ダミー凸部領域間の間隔は、該ダ ミー凸部領域の一辺の長さの、ほぼ半分であり、

列方向で隣り合う前記ダミー凸部領域は、互いに行方向 にずれ、

前記ダミー凸部領域の行方向にずれた幅は、該ダミー凸 部領域の一辺の長さの、ほぼ半分である、半導体装置。 【請求項26】 請求項24において、

さらに、列方向で隣り合う前記ダミー凸部領域間の間隔は、該ダミー凸部領域の一辺の長さの、ほぼ半分であり。

列方向で隣り合う前記ダミー凸部領域は、互いに行方向 にずれ、

前記ダミー凸部領域の行方向にずれた幅は、該ダミー凸 部領域の一辺の長さの、ほぼ半分である、半導体装置。

【請求項27】 請求項24~26のいずれかにおいて、

前記ダミー凸部領域の一辺の長さは、約2μmである、 半導体装置。

【請求項28】 トレンチ素子分離領域を有する、半導体装置の製造方法であって、(a) シリコン基板の上に、所定のパターンを有する研磨ストッパ層を形成する工程、(b) 少なくとも研磨ストッパ層をマスクとして、前記シリコン基板にトレンチを形成する工程、

(c) 前記トレンチを充填するように、前記シリコン基板の上に、絶縁層を形成する工程、および(d) 前記研磨ストッパ層をストッパとして、前記絶縁層を研磨する工程、を含み、

前記工程(b)において、前記トレンチ内に、複数のダミー凸部領域が形成され、

行方向と交差する方向に沿って伸びる、第1の仮想直線 を根定すると

前記第1の仮想直線と前記行方向とのなす角は、2~4 0度であり、

前記ダミー凸部領域は、前記第1の仮想直線上に位置するように、配置された、半導体装置の製造方法。

【請求項29】 トレンチ素子分離領域を有する、半導体装置の製造方法であって、(a) シリコン基板の上に、所定のパターンを有する研磨ストッパ層を形成する工程、(b) 少なぐとも研磨ストッパ層をマスクとして、前記シリコン基板にトレンチを形成する工程、

(c) 前記トレンチを充填するように、前記シリコン基 前記ダミ板の上に、絶縁層を形成する工程、および(d) 前記研 50 をなし、

磨ストッパ層をストッパとして、前記絶縁層を研磨する 工程、を含み、

前記工程(b)において、前記トレンチ内に、複数のダミー凸部領域が形成され、

列方向と交差する方向に沿って伸びる、第2の仮想直線 を想定すると、

前記第2の仮想直線と前記列方向とのなす角は、2~4 0度であり、

前記ダミー凸部領域は、前記第2の仮想直線上に位置す 10 るように、配置された、半導体装置の製造方法。

【請求項30】 請求項28において、

さらに、列方向と交差する方向に沿って伸びる、第2の 仮想直線を想定すると、

前記第2の仮想直線と前記列方向とのなす角は、2~4 0度であり、

前記ダミー凸部領域は、前記第2の仮想直線上に位置するように、配置された、半導体装置の製造方法。

【請求項31】 トレンチ素子分離領域を有する、半導体装置の製造方法であって、(a)シリコン基板の上 20 に、所定のパターンを有する研磨ストッパ層を形成する工程、(b)少なくとも研磨ストッパ層をマスクとし

て、前記シリコン基板にトレンチを形成する工程、

(c) 前記トレンチを充填するように、前記シリコン基板の上に、絶縁層を形成する工程、および(d) 前記研磨ストッパ層をストッパとして、前記絶縁層を研磨する工程、を含み、

前記工程(b)において、前記トレンチ内に、複数のダミー凸部領域が形成され、

前記ダミー凸部領域は、平面形状において、ほぼ正方形 30 をなし、

行方向で隣り合う前記ダミー凸部領域間の間隔は、該ダ ミー凸部領域の一辺の長さの、ほぼ半分であり、

行方向で隣り合う前記ダミー凸部領域は、互いに列方向 にずれ、

前記ダミー凸部領域の列方向にずれた幅は、該ダミー凸 部領域の一辺の長さの、ほぼ半分である、半導体装置の 製造方法。

【請求項32】 トレンチ素子分離領域を有する、半導体装置の製造方法であって、(a)シリコン基板の上に、所定のパターンを有する研磨ストッパ層を形成する工程、(b)少なくとも研磨ストッパ層をマスクとし

て、前記シリコン基板にトレンチを形成する工程、

(c) 前記トレンチを充填するように、前記シリコン基板の上に、絶縁層を形成する工程、および(d) 前記研磨ストッパ層をストッパとして、前記絶縁層を研磨する工程、を含み、

前記工程(b)において、前記トレンチ内に、複数のダミー凸部領域が形成され、

前記ダミー凸部領域は、平面形状において、ほぼ正方形 をなし、

4

(4)

6

列方向で隣り合う前記ダミー凸部領域間の間隔は、該ダ ミー凸部領域の一辺の長さの、ほぼ半分であり、

列方向で隣り合う前記ダミー凸部領域は、互いに行方向 にずれ、

前記ダミー凸部領域の行方向にずれた幅は、該ダミー凸 部領域の一辺の長さの、ほぼ半分である、半導体装置の 製造方法。

【請求項33】 請求項31において、

さらに、列方向で隣り合う前記ダミー凸部領域間の間隔は、該ダミー凸部領域の一辺の長さの、ほぼ半分であり。

列方向で隣り合う前記ダミー凸部領域は、互いに行方向 にずれ、

前記ダミー凸部領域の行方向にずれた幅は、該ダミー凸 部領域の一辺の長さの、ほぼ半分である、半導体装置の 製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置および その製造方法に関し、特に素子分離領域を有する半導体 装置およびその製造方法に関する。

[0002]

【背景技術】近年、半導体素子(たとえばMOSトランジスタ)の微細化に伴い、素子分離領域の微細化が必要となっている。素子分離領域の微細化を達成するため、トレンチ素子分離技術が検討されている。トレンチ素子分離技術は、基板上の半導体素子間にトレンチを設け、このトレンチに絶縁材を充填することによって、半導体素子間を分離する技術である。次に、この技術の一例を説明する。

【0003】図11は、従来のトレンチ素子分離技術を利用した、素子分離領域の形成工程を模式的に示す断面図である。

【0004】図11(a)に示すように、トレンチ116を有するシリコン基板110上に、絶縁層121を形成する。このシリコン基板110の実効凸部領域130の上には、研磨ストッパ層114が形成されている。実効凸部領域130と研磨ストッパ層114との間には、パッド層112が介在されている。

【0005】次に、図11(b)に示すように、研磨ストッパ層114をストッパとして、絶縁層121を平坦化する。この絶縁層121の平坦化は、化学的機械的研磨法(以下「CMP法」という)により行われる。

【0006】そして、図11 (c) に示すように、研磨ストッパ層114を除去することにより、トレンチ絶縁層120が形成され、トレンチ素子分離領域124が完成する。

【0007】しかし、図11(b)に示すように、デバンチ素子分離的イスの設計上、互いに密に形成された実効凸部領域13 ンで形成された 0と、孤立した実効凸部領域130とが形成される場合 50 ることにある。

がある。このような場合、たとえば次の問題が生じる。 【0008】CMP法で絶縁層121を平坦化する際 に、孤立した実効凸部領域130における研磨ストッパ **層114が、極端に削られてしまう現象が生じる。一** 方、互いに密に形成された実効凸部領域130における 研磨ストッパ層114は、孤立した実効凸部領域130 に比べると、削られない。この現象は、実効凸部領域1 30のパターン密度により、研磨レートが相違すること から生じる。つまり、孤立した実効凸部領域130にお 10 ける研磨ストッパ層114には、研磨圧力が集中してし まう。その結果、孤立した実効凸部領域130における 研磨レートが、互いに密に形成された実効凸部領域13 0における研磨レートに比べて速くなってしまう。この ため、孤立した実効凸部領域130における研磨ストッ パ層114の研磨が、過剰に進んでしまうことになる。 【0009】このように、孤立した実効凸部領域130 における研磨ストッパ層114が極端に削られると、た とえば、得られるトレンチ絶縁層120の膜厚がばらつ くなどの不具合が生じる(図11(c)参照)。また、 研磨ストッパ層114がその機能を発揮することができ なくなるという不具合も生じる。さらに、孤立した実効 凸部領域130が削られると、研磨布がたわみ、互いに 密に形成された実効凸部領域130における研磨ストッ

30 【0010】以上の問題を解決するために、図12に示すように、トレンチ116内に、ダミー凸部領域132を形成する技術が提案されている。ダミー凸部領域132を形成することにより、研磨圧力がダミー凸部領域132に分散され、孤立した実効凸部領域130に研磨圧力が集中するのを抑えることができる。その結果、孤立した実効凸部領域130を抑えることができる。このため、ダミー凸部領域132を形成することにより、孤立した実効凸部領域130が削られるのを抑えることができる。

パ層114において、エロージョン (erosion) が生じ

る。エロージョンとは、研磨ストッパ層114の角部1

と、絶縁層121の上部においてディッシング(dishin

g) が生じる。ディッシングとは、絶縁層121の上部

の形状が皿状になる現象をいう。

14aが削られる現象をいう。また、研磨布がたわむ

【0011】ダミー凸部領域132を形成した技術は、特開平9-107028号公報、特開平9-18115 9号公報、特開平10-92921号公報、特開平11-26576号公報、米国特許第5,885,856号 および米国特許第5,902,752号において、開示されている。

[0012]

【発明が解決しようとする課題】本発明の目的は、トレンチ素子分離領域内に、ダミー凸部領域が所定のパターンで形成された半導体装置およびその製造方法を提供することにある。

[0013]

【課題を解決するための手段】(半導体装置)

(A) 本発明の第1の半導体装置は、トレンチ素子分離 領域を有し、前記トレンチ素子分離領域内において、複 数のダミー凸部領域が設けられ、行方向と交差する方向 に沿って伸びる、第1の仮想直線を想定すると、前記第 1の仮想直線と前記行方向とのなす角は、2~40度で あり、前記ダミー凸部領域は、前記第1の仮想直線上に 位置するように、配置されている。

【0014】ここで、「行方向」とは、たとえば、アク ティブ領域、ゲート領域、nウエルとpウエルとの境界 領域、禁止区域などを考慮して想定される、一の方向で

【0015】本発明の第1の半導体装置によれば、ダミ 一凸部領域は、第1の仮想直線上に位置するように形成 されている。この第1の仮想直線と行方向とのなす角 は、2~40度である。つまり、同一の第1の仮想直線 上にあって、行方向に隣り合うダミー凸部領域は、互い に列方向にずれて形成されている。このため、行方向に 伸びる禁止区域の付近においても、ダミー凸部領域を密 に形成することが、容易となる。つまり、禁止区域内 に、あるダミー凸部領域が重なる場合でも、禁止区域の 付近において、他のダミー凸部領域が、確実に配置され る。その結果、トレンチ内に充填された絶縁層を研磨す る際、禁止区域の付近においても、ダミー凸部領域に、 研磨圧力を確実に分散させることができる。

【0016】また、禁止区域の付近においても、確実に ダミー凸部領域を配置することができるため、実効凸部 領域間の間隔が狭い領域においても、確実にダミー凸部 領域を配置することができる。

【0017】本発明の第1の半導体装置は、前記第1の 仮想直線間において、所定の間隔が置かれていることが 好ましい。前記間隔は、1~16μmであることが好ま しい。

【0018】前記ダミー凸部領域は、該ダミー凸部領域 の中心が、前記第1の仮想直線上に位置するように、配 置されていることが好ましい。

【0019】(B) 本発明の第2の半導体装置は、トレ ンチ素子分離領域を有し、前記トレンチ素子分離領域内 において、複数のダミー凸部領域が設けられ、列方向と 交差する方向に沿って伸びる、第2の仮想直線を想定す ると、前記第2の仮想直線と前記列方向とのなす角は、 2~40度であり、前記ダミー凸部領域は、前記第2の 仮想直線上に位置するように、配置されている。

【0020】ここで「列方向」とは、行方向と直交する 方向であり、たとえば、アクティブ領域、ゲート領域、 nウエルとpウエルとの境界領域、禁止区域などを考慮 して想定される、一の方向である。

【0021】本発明の第2の半導体装置によれば、ダミ

されている。この第2の仮想直線と列方向とのなす角 は、2~40度である。つまり、同一の第2の仮想直線 上にあって、列方向に隣り合うダミー凸部領域は、互い に行方向にずれて形成されている。このため、列方向に 伸びる禁止区域の付近においても、ダミー凸部領域を密 に形成することが、容易となる。つまり、禁止区域内 に、あるダミー凸部領域が重なる場合でも、禁止区域の 付近において、他のダミー凸部領域が、確実に配置され る。その結果、トレンチ内に充填された絶縁層を研磨す 10 る際、禁止区域の付近においても、ダミー凸部領域に、

8

【0022】また、禁止区域の付近においても、確実に ダミー凸部領域を配置することができるため、実効凸部 領域間の間隔が狭い領域においても、確実にダミー凸部 領域を配置することができる。

研磨圧力を確実に分散させることができる。

【0023】また、上述の、本発明の第1の半導体装置 と、本発明の第2の半導体装置とを組み合わせた態様で あってもよい。このように組み合わせた態様を有する半 導体装置によれば、禁止区域の付近において、より確実 20 にダミー凸部領域を形成することができる。

【0024】本発明の第2の半導体装置は、前記第2の 仮想直線間において、所定の間隔が置かれていることが 好ましい。前記間隔は、 $1 \sim 16 \mu m$ であることが好ま

【0025】前記ダミー凸部領域は、該ダミー凸部領域 の中心が、前記第2の仮想直線上に位置するように、配 置されていることが好ましい。

【0026】本発明の第1および第2の半導体装置にお いて、ダミー凸部領域は、次の態様のうち、少なくとも 30 いずれかの態様をとることができる。

【0027】(1) 平面形状において、前記トレンチ素 子分離領域の面積に占める、ダミー凸部領域の面積の割 合は、30~50%である態様である。この割合が30 ~50%の範囲内にあることで、ダミー凸部領域に研磨 圧力を、より効果的に分散させることができる。さら に、前記割合は、約40%であることが好ましい。

【0028】(2)前記ダミー凸部領域の平面形状は、 ほぼ方形をなす態様である。その形状が、ほぼ方形をな すことで、ダミー凸部領域の形成が容易となる。前記ダ ミー凸部領域の平面形状は、ほぼ正方形をなすことが好 ましい。前記ダミー凸部領域の平面形状が、ほぼ正方形 であることにより、より密に、ダミー凸部領域を形成す ることができる。たとえば、禁止区域が直交するような 場所の付近においても、より確実にダミー凸部領域を形 成することができる。このため、複雑なパターンで形成 された禁止区域(たとえば、複雑なパターンで形成され たゲート領域の周囲の禁止区域)の付近においても、よ り効果的にダミー凸部領域を形成することができる。

【0029】(3)ダミー凸部領域の平面形状が方形の 一凸部領域は、第2の仮想直線上に位置するように形成 50 場合に、前記第1の仮想直線または前記第2の仮想直線 上に配置された、隣り合う前記ダミー凸部領域は、平面形状において、互いに部分的に対向し合う辺を有する態様である。対向し合う、前記辺同士の間隔は、前記ダミー凸部領域の一辺より短いことが好ましい。または、対向し合う、前記辺同士の間隔は、好ましくは $0.5\sim5$ μ m、より好ましくは、約1 μ m である。

【0030】(4)ダミー凸部領域の平面形状が方形の場合に、前記ダミー凸部領域の一辺の長さは、1μm以上である態様であることが好ましい。ダミー凸部領域の一辺の長さが1μm以上であることにより、ダミー凸部領域を発生させるためのマスクを作成する際において、マスク作成データ量が増大するのを抑えることができる。

【0031】そして、前記ダミー凸部領域の一辺の長さは、 10μ m以下である態様であることが好ましく、さらに好ましくは 5μ m以下の態様である。ダミー凸部領域の一辺の長さが 5μ m以下である場合には、トレンチ内に絶縁層を埋め込む際において、ダミー凸部領域の上に堆積される絶縁層が厚くなるのを抑えることができる。高密度プラズマCVD法を用いて、トレンチ内に絶縁層を埋め込む際に、特に好適となる。

【0032】特に好ましくは、前記ダミー凸部領域の一辺の長さは、約 2μ mである。

【0033】(5)前記トレンチ素子分離領域内において、禁止区域が設定され、前記禁止区域に部分的に重なることになるダミー凸部領域は、形成されていないことが好ましい。これによって、パターン飛びや、絶縁層を研磨する際においてスクラッチ(scratch)が生じるのを、確実に防止することができる。前記禁止区域の幅は、たとえば0.5~20μmである態様である。

【0034】(C) 本発明の第3の半導体装置は、トレンチ素子分離領域を有し、前記トレンチ素子分離領域内において、複数のダミー凸部領域が設けられ、前記ダミー凸部領域は、平面形状において、ほぼ正方形をなし、行方向で隣り合う前記ダミー凸部領域は、互いに列方向で隣り合う前記ダミー凸部領域は、互いに列方向にずれ、前記ダミー凸部領域の列方向にずれた幅は、該ダミー凸部領域の一辺の長さの、ほぼ半分である。

【0035】ここで、「行方向」および「列方向」は、本発明の第1および第2の半導体装置の項で説明したものと同様である。

【0036】本発明の第3の半導体装置によれば、行方向で隣り合う前記ダミー凸部領域は、互いに列方向にずれている。このため、本発明の第3の半導体装置は、本発明の第1の半導体装置と同様の作用効果を奏することができる。

【0037】(D)本発明の第4の半導体装置は、トレンチ素子分離領域を有し、前記トレンチ素子分離領域内において、複数のダミー凸部領域が設けられ、前記ダミ

一凸部領域は、平面形状において、ほぼ正方形をなし、 列方向で隣り合う前記ダミー凸部領域間の間隔は、該ダ ミー凸部領域の一辺の長さの、ほぼ半分であり、列方向 で隣り合う前記ダミー凸部領域は、互いに行方向にず れ、前記ダミー凸部領域の行方向にずれた幅は、該ダミ ー凸部領域の一辺の長さの、ほぼ半分である。

10

【0038】ここで、「行方向」および「列方向」は、本発明の第1および第2の半導体装置の項で説明したものと同様である。

【0039】本発明の第4の半導体装置によれば、列方向で隣り合う前記ダミー凸部領域は、互いに行方向にずれている。このため、本発明の第4の半導体装置は、本発明の第2の半導体装置と同様の作用効果を奏することができる。

【0040】また、上述の、本発明の第3の半導体装置と、本発明の第4の半導体装置とを組み合わせた態様であってもよい。このように組み合わせた態様を有する半導体装置によれば、禁止区域の付近において、より確実にダミー凸部領域を形成することができる。

20 【0 0 0 1 】本発明の第3 および第4 の半導体装置において、前記ダミー凸部領域の一辺の長さは、約2 μ mであることが好ましい。

【0042】 (半導体装置の製造方法)

(A) 本発明の、第1の半導体装置の製造方法は、トレンチ素子分離領域を有する、半導体装置の製造方法であって、(a) シリコン基板の上に、所定のパターンを有する研磨ストッパ層を形成する工程、(b) 少なくとも研磨ストッパ層をマスクとして、前記シリコン基板にトレンチを形成する工程、(c) 前記トレンチを充填するように、前記シリコン基板の上に、絶縁層を形成する工程、および(d) 前記研磨ストッパ層をストッパとして、前記絶縁層を研磨する工程、を含み、前記工程

(b) において、前記トレンチ内に、複数のダミー凸部 領域が形成され、行方向と交差する方向に沿って伸び る、第1の仮想直線を想定すると、前記第1の仮想直線 と前記行方向とのなす角は、2~40度であり、前記ダ ミー凸部領域は、前記第1の仮想直線上に位置するよう に、配置されている。

【0043】本発明の、第1の半導体装置の製造方法に 40 よれば、工程(b)において、ダミー凸部領域が形成されている。このダミー凸部領域は、上述の、本発明の第1の半導体装置の項で説明したパターンと同様のパターンで形成されている。このため、工程(b)において、禁止区域の付近において、ダミー凸部領域が、確実に形成されることになる。その結果、工程(d)において、絶縁層を研磨する際に、ダミー凸部領域に研磨圧力を確実に分散することができる。したがって、研磨後に得られる絶縁層の厚さを均一にすることができる。

【0044】(B) 本発明の、第2の半導体装置の製造 50 方法は、トレンチ素子分離領域を有する、半導体装置の 製造方法であって、(a)シリコン基板の上に、所定のパターンを有する研磨ストッパ層を形成する工程、

(b) 少なくとも研磨ストッパ層をマスクとして、前記シリコン基板にトレンチを形成する工程、(c) 前記トレンチを充填するように、前記シリコン基板の上に、絶縁層を形成する工程、および(d) 前記研磨ストッパとして、前記絶縁層を研磨する工程、を含み、前記工程(b) において、前記トレンチ内に、複数のダミー凸部領域が形成され、列方向と交差する方向に沿って伸びる、第2の仮想直線を想定すると、前記第2の仮想直線と前記列方向とのなす角は、2~40度であり、前記ダミー凸部領域は、前記第2の仮想直線上に位置するように、配置されている。

【0045】本発明の、第2の半導体装置の製造方法によれば、上述の、本発明の第2の半導体装置の項で説明したパターンと同様のパターンで、ダミー凸部領域が形成されている。このため、本発明によれば、本発明の第1の半導体装置の製造方法と、同様の効果を奏することができる。

【0046】本発明の第1の半導体装置の製造方法と、本発明の第2の半導体装置の製造法とを組み合わせてもよい。

【0047】すなわち、本発明の、第1の半導体装置の 製造方法において、さらに、列方向と交差する方向に沿って伸びる、第2の仮想直線を想定すると、前記第2の 仮想直線と前記列方向とのなす角は、2~40度であ り、前記ダミー凸部領域は、前記第2の仮想直線上に位 置するように、配置されていてもよい。

【0048】このように組み合わせた場合には、禁止区域の付近において、ダミー凸部領域をより確実に形成することができる。このため、研磨後に得られる絶縁層の厚さを、より均一にすることができる。

【0049】本発明の、第1および第2の半導体装置の製造方法には、第1および第2の仮想直線の構成として、半導体装置の項で説明した事項を適用できる。また、ダミー凸部領域は、半導体装置の項で説明した態様(1)~(5)を同様にとることができる。

【0050】(C)本発明の、第3の半導体装置の製造 方法は、トレンチ素子分離領域を有する、半導体装置の 製造方法であって、(a)シリコン基板の上に、所定の パターンを有する研磨ストッパ層を形成する工程、

(b) 少なくとも研磨ストッパ層をマスクとして、前記シリコン基板にトレンチを形成する工程、(c) 前記トレンチを充填するように、前記シリコン基板の上に、絶縁層を形成する工程、および(d) 前記研磨ストッパ層をストッパとして、前記絶縁層を研磨する工程、を含み、前記工程(b) において、前記トレンチ内に、複数のダミー凸部領域が形成され、前記ダミー凸部領域は、平面形状において、ほぼ正方形をなし、行方向で隣り合う前記ダミー凸部領域間の間隔は、該ダミー凸部領域の

一辺の長さの、ほぼ半分であり、行方向で隣り合う前記 ダミー凸部領域は、互いに列方向にずれ、前記ダミー凸 部領域の列方向にずれた幅は、該ダミー凸部領域の一辺 の長さの、ほぼ半分である。

【0051】本発明の、第3の半導体装置の製造方法によれば、上述の、本発明の第3の半導体装置の項で説明したパターンと同様のパターンで、ダミー凸部領域が形成されている。このため、本発明によれば、本発明の第1の半導体装置の製造方法と、同様の効果を奏することができる。

【0052】 (D) 本発明の第4の半導体装置の製造方 法は、トレンチ素子分離領域を有する、半導体装置の製 造方法であって、(a)シリコン基板の上に、所定のパ ターンを有する研磨ストッパ層を形成する工程、(b) 少なくとも研磨ストッパ層をマスクとして、前記シリコ ン基板にトレンチを形成する工程、(c)前記トレンチ を充填するように、前記シリコン基板の上に、絶縁層を 形成する工程、および(d)前記研磨ストッパ層をスト ッパとして、前記絶縁層を研磨する工程、を含み、前記 20 工程(b)において、前記トレンチ内に、複数のダミー 凸部領域が形成され、前記ダミー凸部領域は、平面形状 において、ほぼ正方形をなし、列方向で隣り合う前記ダ ミー凸部領域間の間隔は、該ダミー凸部領域の一辺の長 さの、ほぼ半分であり、列方向で隣り合う前記ダミー凸 部領域は、互いに行方向にずれ、前記ダミー凸部領域の 行方向にずれた幅は、該ダミー凸部領域の一辺の長さ の、ほぼ半分である。

【0053】本発明の、第4の半導体装置の製造方法によれば、上述の、本発明の第4の半導体装置の項で説明したパターンと同様のパターンで、ダミー凸部領域が形成されている。このため、本発明によれば、本発明の第1の半導体装置の製造方法と、同様の効果を奏することができる。

【0054】本発明の第3の半導体装置の製造方法と、本発明の第4の半導体装置の製造方法とを組み合わせてもよい。

【0055】このように組み合わせた場合には、禁止区域の付近において、ダミー凸部領域をより確実に形成することができる。このため、研磨後に得られる絶縁層の 40 厚さを、より均一にすることができる。

[0056]

【発明の実施の形態】以下、本発明の好適な実施の形態 について、図面を参照しながら説明する。

【0057】[半導体装置]

(デバイスの構造)以下、本実施の形態に係る半導体装置を説明する。本実施の形態に係る半導体装置は、シリコン基板において、トレンチ素子分離領域を有している。本実施の形態に係る半導体装置の特徴点は、トレンチ素子分離領域を有するシリコン基板の構成の点にある。以下、具体的に、トレンチ素子分離領域を有するシ

リコン基板の構成を説明する。図1は、トレンチ素子分 離領域を有するシリコン基板の平面図である。図2は、 図1におけるA-A線に沿った断面を模式的に示す断面 図である。

【0058】シリコン基板10には、所定のパターンを 有する実効凸部領域30が形成されている。実効凸部領 域30は、たとえば、MOSトランジスタなどの素子形 成領域となる。実効凸部領域30は、規則的またはラン ダムに、配置されている。実効凸部領域30は、デバイ スの設計上、互いに密に形成された実効凸部領域30 と、孤立した実効凸部領域30とを有する。互いに密に 形成された実効凸部領域30と、孤立した実効凸部領域 30との間には、広い素子分離領域24が形成されてい る。

【0059】広いトレンチ素子分離領域24内には、ダ ミー凸部領域32が形成されている。ダミー凸部領域3 2は、行方向に交差する方向に沿って、整列配置するよ うに形成されている。また、ダミー凸部領域32は、列 方向に交差する方向に沿って、整列配置するように形成 されている。ダミー凸部領域32が形成される、トレン 20 チ素子分離領域24の幅(実効凸部領域間の間隔)W1 0は、特に限定されない。

【0060】また、実効凸部領域30の周囲には、この 後に詳述する禁止区域が設定されている。ここで、禁止 区域とは、ダミー凸部領域32を発生させない領域をい う。つまり、ダミー凸部領域32は、この禁止区域内に 掛からないように、形成されている。より具体的には、 全体的または部分的に禁止区域に重なるダミー凸部領域 は、完全に排除されている。部分的に禁止区域に重なる ダミー凸部領域も完全に排除することによる利点は、後 述の作用効果の項で詳述する。

【0061】以下、図3を参照しながら、ダミー凸部領 域32の配置パターンを説明する。図3は、ダミー凸部 領域32の配置パターンを説明するための図である。

【0062】ダミー凸部領域32は、第1の仮想直線L 1上に位置するように形成されている。また、ダミー凸 部領域32は、第2の仮想直線L2上に位置するように 形成されている。ダミー凸部領域32は、たとえば、ダ ミー凸部領域32の中心が、第1の仮想直線L1の上に 位置するように、形成される。また、ダミー凸部領域3 2は、たとえば、ダミー凸部領域32の中心が、第2の 仮想直線L2の上に位置するように、形成される。

【0063】第1の仮想直線L1は、行方向と交差して いる。第1の仮想直線 L1と行方向とのなす角 θ1は、 2~40度であり、好ましくは15~25度であり、よ り好ましくは約20度である。ここで「行方向」とは、 たとえば、アクティブ領域、ゲート領域、nウエルとp ウエルとの境界領域、抵抗として機能するウエル,禁止 区域などを考慮して想定される、一の方向である。

いる。第2の仮想直線 L 2 と列方向とのなす角 θ 2 は、 2~40度であり、好ましくは15~25度であり、よ り好ましくは約20度である。ここで「列方向」とは、 行方向と直交する方向であり、たとえば、アクティブ領 域、ゲート領域、nウエルとpウエルとの境界領域、抵 抗として機能するウエル、禁止区域などを考慮して想定 される、一の方向である。

14

【0065】第1の仮想直線L1は、複数本想定され、 かつ、所定のピッチで想定される。第1の仮想直線L1 10 間の間隔は、特に限定されず、たとえば $1 \sim 16 \mu m$ で あり、好ましくは2~5μmである。第2の仮想直線L 2は、複数本想定され、かつ、所定のピッチで想定され る。第2の仮想直線 L2間の間隔は、特に限定されず、 たとえば $1\sim 16\mu m$ であり、好ましくは $2\sim 5\mu m$ で ある。

【0066】同一の第1の仮想直線L1上に配置され た、隣り合うダミー凸部領域32は、互いに列方向にず れて形成されている。ダミー凸部領域32の列方向にず れた幅Y10は、好ましくは0.5~5μm、さらに好 ましくは $0.5\sim 2\mu m$ 、特に好ましくは約 $1\mu m$ であ

【0067】同一の第2の仮想直線L2上に配置され た、列方向に隣り合うダミー凸部領域32は、互いに行 方向にずれて形成されている。ダミー凸部領域32の行 方向にずれた幅X10は、好ましくは $0.5\sim5\mu$ m、 より好ましくは0. $5\sim 2\mu m$ 、特に好ましくは約 1μ mである。

【0068】平面形状において、トレンチ素子分離領域 24の単位面積に占める、ダミー凸部領域32の面積の 割合は、特に限定されず、好ましくは30~50%、よ り好ましくは約40%である。具体的には、単位ユニッ トの全面積に占める、ダミー凸部領域の面積の割合は、 好ましくは30~50%、より好ましくは約40%であ る。

【0069】ここで「単位ユニット」とは、そのユニッ トを上下左右に繰り返すことで、全体のパターンを形成 することができる最小のユニットをいう。具体的には、 図3においては、「単位ユニット」は、四角形ABCD によって囲まれる領域である。

【0070】ダミー凸部領域32の平面形状は、特に限 定されず、たとえば多角形、円形を挙げることができ る。ダミー凸部領域32の平面形状は、好ましくは多角 形であり、より好ましくは方形であり、特に好ましくは 正方形である。ダミー凸部領域32の平面形状が正方形 であると、トレンチ素子分離領域24内に、より密にダ ミー凸部領域32を形成することができる。たとえば、 禁止区域が直交するような場所の付近においても、ダミ 一凸部領域32をより確実に形成することができる。こ のため、複雑なパターンで形成された禁止区域(たとえ 【0064】第2の仮想直線L2は、列方向と交差して 50 ば、複雑なパターンで形成されたゲート領域の周囲の禁 止区域)の付近においても、より効果的にダミー凸部領域32を形成することができる。

【0071】ダミー凸部領域32の平面形状が正方形で ある場合において、一辺の長さT10は、特に限定され ないが、たとえば1~10μm、好ましくは1~5μ m、より好ましくは、約2μmである。ダミー凸部領域 の一辺の長さT 1 0 が 1 μ m以上であることにより、ダ ミー凸部領域32を発生させるための、マスクを作成す る際において、マスク作成データ量が著しく増大するの を抑えることができる。ダミー凸部領域32の一辺の長 さT10が5 u m以下であることにより、後述する、ト レンチ16内に絶縁層21を埋め込む際に、ダミー凸部 領域32の上に堆積される絶縁層の厚さが、実効凸部領 域(たとえば回路領域)30の上に堆積される絶縁層の 厚さと、ほぼ同等にすることができる。このため、ダミ -凸部領域の一辺の長さT10が5μm以下である場合 には、後述する絶縁層21の研磨工程後において、ダミ 一凸部領域32の上に絶縁層21が残存するのを、より 確実に抑えることができる。また、ダミー凸部領域の一 辺の長さT10が5μm以下であることは、高密度プラ ズマCVD法により、トレンチ16内に絶縁層21を充 填する際、特に有用である。

【0072】ダミー凸部領域32の平面形状が正方形の場合に、同一の第1の仮想直線L1上に配置された、隣り合うダミー凸部領域32は、互いに部分的に対向する辺S1,S2を有する。この対向する辺S1,S2同士の間の間隔G10は、特に限定されないが、好ましくは $0.5\sim5\mu$ m、より好ましくは約 1μ mである。または、間隔G10は、ダミー凸部領域32の一辺の長さT10より短く設定されることが好ましく、ダミー凸部領域32の一辺の長さT10の、ほぼ半分であることがより好ましい。

【0073】ダミー凸部領域32の平面形状が正方形の場合に、同一の第2の仮想直線L2上に配置された、隣り合うダミー凸部領域32は、互いに部分的に対向する辺S3、S4を有する。この対向する辺S3、S4同士の間の間隔G20は、特に限定されないが、好ましくは $0.5\sim5\,\mu$ m、より好ましくは約 $1\,\mu$ mである。または、間隔G20は、ダミー凸部領域32の一辺の長さT10より短く設定されることが好ましく、ダミー凸部領域32の一辺の長さT10の、ほぼ半分であることがより好ましい。

【0074】ダミー凸部領域32の平面形状が正方形の場合には、行方向で隣り合う、ダミー凸部領域32の列方向にずれた幅Y10は、ダミー凸部領域32の一辺の長さの、ほぼ半分であることが好ましい。また、列方向で隣り合う、ダミー凸部領域32の行方向にずれた幅X10は、ダミー凸部領域の一辺の長さの、ほぼ半分であることが好ましい。

【0075】 (作用効果) ダミー凸部領域32が以上の

構成で形成されることにより、たとえば、次の作用効果を奏することができる。この作用効果を、図4を参照しながら説明する。図4は、ダミー凸部領域32の配置パターンの作用効果を説明するための図である。

16

【0076】(1)図4(a)に示すように、トレンチ 素子分離領域内であって、実効凸部領域の周囲におい て、行方向に伸びる禁止区域が存在している場合を考え る。この場合、この禁止区域と平行に、格子状のダミー 凸部領域を形成することが考えられる。ダミー凸部領域 10 が格子状に形成された場合には、ダミー凸部領域の一つ が禁止区域に掛かると、そのダミー凸部領域と同じ行に ある他のダミー凸部領域がすべて、禁止区域に掛かるこ とになる。このため、ダミー凸部領域が禁止区域内に掛 からないように、禁止区域の付近にダミー凸部領域を形 成するには、ダミー凸部領域の位置を制御する必要があ る。この制御は、たとえばマスク作成データの増大など を招くため、技術的に難しい。一方、禁止区域の付近に ダミー凸部領域を形成できない場合は、その禁止区域の 付近において、トレンチ素子分離領域内に形成されるダ 20 ミー凸部領域の密度が、不充分になってしまう。

【0077】しかし、本実施の形態においては、図4 (b)に示すように、ダミー凸部領域32は、行方向と交差する方向に伸びる第1の仮想直線L1上に位置するように、形成されている。つまり、同一の第1の仮想直線L1上にある、隣り合うダミー凸部領域32は、互いに列方向にずれて形成されている。このため、同一の仮想直線上において、あるダミー凸部領域が、禁止区域に掛かったとしても、隣りの他のダミー凸部領域32は、禁止区域に掛かからないように配置できる。その結果、30 ダミー凸部領域32の形成位置を制御することなく、禁止区域の付近にダミー凸部領域32を確実に形成することができる。

【0078】また、本実施の形態においては、ダミー凸部領域32は、さらに、列方向と交差する方向に伸びる第2の仮想直線L2上に位置するように、形成されている。つまり、同一の第2の仮想直線L2上にある、隣り合うダミー凸部領域32は、互いに行方向にずれて形成されている。このため、ダミー凸部領域32が第1の仮想直線L1上にある場合と同様の理由で、列方向に伸び40 る禁止区域の付近に、ダミー凸部領域32を確実に形成することができる。

【0079】(2)本実施の形態では、部分的に禁止区域に重なるダミー凸部領域は、完全に排除されている。 このため、たとえば、次の作用効果が奏される。

【0080】図4(b)において、禁止区域に部分的に 重なるダミー凸部領域のうち、禁止区域に重ならないー 部の領域(斜線で示す領域)(以下「残存ダミー凸部領 域」という)を発生させることが考えられる。この残存 ダミー凸部領域は、本来のダミー凸部領域の平面形状の - 一部が欠けた、平面形状を有する。すなわち、残存ダミ

一凸部領域の平面形状は、本来のダミー凸部領域の平面 形状と比べて、小さくなる。この残存ダミー凸部領域の 平面形状の寸法が、極端に小さく(たとえば、解像限界 またはデザインルールより小さく)なると、たとえば次 のような問題が生じることが考えられる。

【0081】 (a) 残存ダミー凸部領域を規定するレジ スト層を形成するのが困難となり、残存ダミー凸部領域 のパターン飛びが発生する。 (b) 残存ダミー凸部領域 を形成するためのレジスト層を形成できたとしても、そ のレジスト層が倒れ、倒れたレジスト層が、トレンチを 形成するためのエッチングの際にゴミとなり、そのエッ チングに悪影響を及ぼす。 (c) 残存ダミー凸部領域の 凸部は細くなるため、残存ダミー凸部領域の凸部が、凸 部領域形成のエッチング工程後の、基板の洗浄工程など の際に折れ、表面異物となる。(d)この表面異物が絶 縁層内にとり込まれると、絶縁層の研磨の際に、スクラ ッチ (scratch) が生じたりする。

【0082】しかし、本実施の形態では、残存ダミー凸 部領域を形成していない。このため、上述のような問題 が発生するのを確実に防止することができる。

【0083】(禁止区域)次に、禁止区域を具体的に説 明する。図5は、禁止区域を説明するため図であって、 ダミー凸部領域を有するシリコン基板の平面図である。 図5において、禁止区域を斜線で示す。禁止区域は、た とえば、次の領域において設定される。

【0084】(1) 第1に、実アクティブ領域A1の周 囲の領域である。この領域に禁止区域を設けないと、ダ ミー凸部領域32が、実アクティブ領域A1と接した状 態で形成される場合がある。この場合、たとえば、実ア クティブ領域A1とダミー凸部領域32とがショートし てしまい、必要以外の部分がアクティブ領域となってし まう不具合が生じる。この禁止区域の幅W1は、この不 具合を抑えることができれば特に限定されず、たとえば $0.5\sim20\mu m$ 、好ましくは $1\sim5\mu m$ である。な お、ダミー凸部領域32は、禁止区域に掛からない程度 で、実アクティブ領域A1の付近まで形成されているこ とが好ましい。

【0085】(2)第2に、ゲート領域が形成されるこ とになる領域A2の周囲の領域である。この領域に禁止 区域を設けないと、ダミー凸部領域32と、ゲート領域 とが重なった状態で形成される場合がある。この場合、 必要以外の領域でゲート領域の下にアクティブ領域が形 成され、ゲートとアクティブで容量結合が形成されてし まい、本来のトランジスタの特性を劣化させてしまうな どの不具合が生じる。この禁止区域の幅W2は、この不 具合を抑えることができれば特に限定されず、たとえば $0.5\sim20\mu$ m、好ましくは $1\sim5\mu$ mである。

【0086】(3)第3に、nウエルとpウエルとの境 界領域A3の周囲の領域である。この領域に禁止区域を 設けないと、nウエルとpウエルとの境界領域A3にお 50 ジスト層R1は、デバイスの樽造の項で説明した凸部領

いて、ダミー凸部領域3.2が形成される場合がある。こ の場合、nウエルとpウエルとがダミー凸部領域32を 介して接触してしまい、電流リークが発生するなどの不 具合が生じる。この禁止区域の幅W3は、この不具合を 抑えることができれば特に限定されず、たとえば0.5 · ~20 μm、好ましくは1~5 μmである。なお、ダミ 一凸部領域32は、禁止区域に掛からない程度で、nウ エルとpウエルとの境界領域A3の付近まで形成されて いることが好ましい。

【0087】(4)第4に、抵抗として機能するウエル 10 領域A4の周囲の領域である。この領域に禁止区域を設 けないと、ウエル領域A4上にダミー凸部領域32が形 成されるため、ウエル領域A4の抵抗などが変化するな どの不具合が生じる。この禁止区域の幅W4は、この不 具合を抑えることができれば特に限定されず、たとえば $0.5\sim20\mu$ m、好ましくは $1\sim5\mu$ mである。な お、ダミー凸部領域32は、禁止区域に掛からない程度 で、抵抗として機能するウエル領域A4の付近まで形成 されていることが好ましい。

【0088】 [半導体装置の製造方法]

(製造プロセス) 次に、実施の形態に係る半導体装置の 製造プロセスについて説明する。具体的には、トレンチ 素子分離領域の形成方法について説明する。図6~図8 は、本実施の形態に係る半導体装置の製造工程を模式的 に示す断面図である。

【0089】(1)まず、図6(a)を参照しながら説 明する。シリコン基板10上に、パッド層12を形成す る。パッド層12の材質としては、たとえば酸化シリコ ン、酸化窒化シリコンなどを挙げることができる。パッ ド層12が酸化シリコンからなる場合には、熱酸化法, CVD法などにより形成することができる。パッド層1 2が酸化窒化シリコンからなる場合には、CVD法など により形成することができる。パッド層12の膜厚は、 たとえば5~20nmである。

【0090】次に、パッド層12上に、研磨ストッパ層 14を形成する。研磨ストッパ層14としては、単層構 造または多層構造を挙げることができる。単層構造とし ては、たとえば窒化シリコン層,多結晶シリコン層およ び非晶質シリコン層のいずれかを挙げることができる。 多層構造としては、窒化シリコン層と多結晶シリコン層 と非晶質シリコン層との中から選択される少なくとも2 種からなる多層構造などを挙げることができる。研磨ス トッパ層14の形成方法としては、公知の方法たとえば CVD法などを挙げることができる。研磨ストッパ層1 4は、後のCMPにおけるストッパとして機能するのに 十分な膜厚、たとえば50~250mmの膜厚を有す る。

【0091】次に、研磨ストッパ層14の上に、所定の パターンのレジスト層R1を形成する。具体的には、レ

域30,32のパターンが形成されるように、パターニングされている(図1参照)。より具体的には、レジスト層R1は、実効凸部領域30およびダミー凸部領域32の形成領域の上方のレジスト層R1が残存するように、パターニングされている。

【0092】(2)次に、図6(b)に示すように、レジスト層R1をマスクとして、研磨ストッパ層14およびパッド層12をエッチングする。このエッチングは、たとえばドライエッチングにより行われる。

【0093】(3)次に、レジスト層R1を除去する。レジスト層R1は、たとえばアッシングにより除去される。次いで、図6(c)に示すように、研磨ストッパ層14をマスクとして、シリコン基板10をエッチングし、トレンチ16を形成する。トレンチ16が形成されることがより、実効凸部領域30とダミー実効凸部領域30とダミー実効凸部領域30である。シリコン基板10のエッチングは、ドライエッチングは、ドライエッチングは、ドライエッチングは、ドライエッチングは、ドライエッチングは、ドライエッチングは、ドライエッチングは、カーである。シリコン基板10のエッチングは、ドライエッチングは、アーパ形状であることが好ましい。凸部領域30、32の断面形状がテーパ形状であることが好ましい。凸路を多となる。凸部領域30、32の断面形状のテーパ角度なは、70度以上90度未満であることが好ましい。

【0094】次に、図示しないが、シリコン基板10と 研磨ストッパ層14との間に介在しているパッド層12 の端部をエッチングする。

【0095】(4)次に、図7(a)に示すように、熱酸化法により、トレンチ16におけるシリコン基板10の露出面を酸化し、トレンチ酸化膜18を形成する。また、この熱酸化によって、パッド層12の端部がエッチングされていることにより、凸部領域30,32の肩部10aは、酸化されて、丸みを帯びる。トレンチ酸化膜18の膜厚は、たとえば10~70nmであり、好ましくは10~50nmである。

【0096】(5)次に、図7(b)に示すように、トレンチ16を埋め込むようにして、絶縁層21を全面に堆積する。絶縁層21の材質としては、たとえば酸化シリコンを挙げることができる。絶縁層21の膜厚は、トレンチ16を埋め込み、少なくとも研磨ストッパ層14を覆うような膜厚であれば特に限定されない。絶縁層21の膜厚は、たとえば500~800nmである。絶縁層21の堆積方法としては、たとえば高密度プラズマCVD法などを挙げることができる。

【0097】(6)次に、図7(c)に示すように、絶 縁層21をCMP法により平坦化する。この平坦化は、 研磨ストッパ層14が露出するまで行う。つまり、研磨 ストッパ層14をストッパとして、絶縁層21を平坦化 50

する。本実施の形態においては、広い素子分離領域24 において、ダミー凸部領域32が形成されている。すな わち、互いに密に形成された実効凸部領域24と、孤立 した実効凸部領域24との間において、ダミー凸部領域 32が形成されている。そして、ダミー凸部領域32 は、半導体装置の項で説明した配置パターンで形成され ている。このため、ダミー凸部領域32は、広い素子分 離領域24における禁止区域の付近において、確実に形 成されている。その結果、この研磨の際において、広い 10 素子分離領域24内においてダミー凸部領域32が確実 に形成された分だけ、ダミー凸部領域32に確実に研磨 圧力を分散させることができる。このため、孤立した実 効凸部領域30に研磨圧力が集中するのをより抑えるこ とができる。したがって、孤立した実効凸部領域30に おける研磨ストッパ層14が削られるのを、より抑制す ることができる。

の設計で異なるが、たとえば300~500nmであ 【0098】 (7) 次に、図8に示すように、研磨ストる。シリコン基板10のエッチングは、ドライエッチン ッパ層14を、たとえば熱リン酸液を用いて除去する。 次に、図2に示すように、パッド層12と、絶縁層212の断面形状は、テーパ形状であることが好ましい。凸 20 の上部とを、フッ酸により等方性エッチングする。こう で、後述する、絶縁層21のトレンチ16内への埋め込 て、トレンチ素子分離領域24が完成する。

【0099】(作用効果)以下、本実施の形態に係る半 導体装置の製造方法の作用効果を説明する。

【0100】本実施の形態に係る半導体装置の製造方法においては、ダミー凸部領域32が、半導体装置の項で説明した、ダミー凸部領域32のパターンと同様のパターンで形成されている。このため、禁止区域の付近において、ダミー凸部領域32が確実に形成されている。その結果、工程(6)で説明したように、孤立した実効凸部領域30における研磨ストッパ層14が削られるのを、より抑えることができる。したがって、トレンチ絶縁層20の膜厚をより均一にすることができる。

【0101】[実験例]ダミー凸部領域の配置パターンの相違によって、実効凸部領域間においてダミー凸部領域が形成される具合が、どのように変化するかを調べるために実験を行った。

【0102】 (実施例の条件)以下、実施例の条件を説明する。

7 【0103】(1) 実施例においては、ダミー凸部領域の配置パターンは、次のルールにしたがった。

- (a) 第1の仮想直線と行方向とのなす角度は、約1 8.4度とした。
- (b) 第1の仮想直線間の間隔は、約3.2 μmとした。
- (c) 第2の仮想直線と列方向とのなす角度は、約1 8.4度とした。
- (d) 第2の仮想直線間の間隔は、約3.2μ m とし た
- (e)素子分離領域の単位面積当たりに占めるダミー凸

部領域の面積の割合は、40%とした。

- (f) ダミー凸部領域の平面形状は、正方形とした。
- (g) ダミー凸部領域の平面形状の一辺は、 $2 \mu m$ とした。
- (h) 同一の第1の仮想直線上に配置された、隣り合うダミー凸部領域において、対向する辺同士の間隔は、1 μ m とした。
- (i) 同一の第2の仮想直線上に配置された、隣り合う ダミー凸部領域において、対向する辺同士の間隔は、1 "mとした。
- (j) 同一の第1の仮想直線上に配置された、隣り合う ダミー凸部領域において、互いに列方向にずれた幅は、 $1 \mu m$ とした。
- (k) 同一の第2の仮想直線上に配置された、隣り合う ダミー凸部領域において、互いに行方向にずれた幅は、 1μmとした。
- (1) ダミー凸部領域は、その中心が、第1の仮想直線 の上に位置するように形成されている。
- (m) ダミー凸部領域は、その中心が、第2の仮想直線の上に位置するように形成されている。
- (n) 全体的または部分的に禁止区域に重なるダミー凸 部領域 (禁止区域に接するダミー凸部領域も含む) は、 排除されている。
- 【0104】(2)禁止区域は、実効凸部領域の周囲の 領域に設定した。禁止区域の幅は、1μmとした。
- 【0105】(3) 実効凸部領域間の間隔が10μmである領域A1と、実効凸部領域間の間隔が6μmである領域B1を設定した。
- 【0106】 (比較例の条件) 以下、比較例の条件を説明する。
- 【0107】(1) 比較例においては、ダミー凸部領域を格子状に配置している。具体的には、ダミー凸部領域の配置パターンは、次のルールにしたがった。
- (a) 行方向に隣り合うダミー凸部領域間の間隔は、1 μ m とした。
- (b) 列方向に隣り合うダミー凸部領域間の間隔は、1 μ m 2 した。
- (c) ダミー凸部領域の平面形状は、正方形とした。
- (d) ダミー凸部領域の一辺は、 2μ mとした。
- (e) 全体的または部分的に禁止区域に重なるダミー凸 部領域 (禁止区域に接するダミー凸部領域も含む) は、 排除されている。
- 【0108】(2)禁止区域は、実効凸部領域の周囲の 領域に設定した。禁止区域の幅は、1μmであった。
- 【0109】(3) 実効凸部領域のパターンは、実施例と同様のパターンを使用した。なお、実施例の領域A1に対応する領域をA2として表し、実施例の領域B1に対応する領域をB2として表す。
- 【0110】(結果)この結果を図9および図10に示す。図9は、実施例に係るウエハの一部の平面図であ

る。図10は、比較例に係るウエハの一部の平面図である。なお、実線で示された正方形は実際に形成されたダミー凸部領域を示し、想像線で示された正方形は排除された架空のダミー凸部領域を示す。

【0111】比較例においては、領域A2において、1行分のダミー凸部領域しか形成されていない。すなわち、禁止区域の付近において、ダミー凸部領域が形成されていない。これに対して、実施例においては、領域A1において、禁止区域の付近にも確実にダミー凸部領域10が形成されている。

【0112】また、実施例においては、実効凸部領域間の間隔が狭い領域(領域B1)において、ダミー凸部領域が形成されている。これに対して、比較例においては、実効凸部領域間の間隔が狭い領域(領域B2)において、ダミー凸部領域が形成されていない。

【0113】以上のことから、実施例によれば、比較例に比べて、より確実に素子分離領域内にダミー凸部領域を形成できることがわかる。

【0114】 [変形例] 本発明は、上記の実施の形態に 20 限定されず、本発明の要旨の範囲で種々の変更が可能で なる

【0115】(1)上記の実施の形態においては、ダミー凸部領域32は、ダミー凸部領域32の中心が、第1の仮想直線L1の上に位置するように、形成されていた。しかし、ダミー凸部領域32は、ダミー凸部領域32の中心ではない他の部分が、第1の仮想直線L1の上に位置するように、形成されていてもよい。すなわち、ダミー凸部領域32が第1の仮想直線L1上にあればよい。

30 【0116】(2)上記の実施の形態においては、ダミー凸部領域32は、ダミー凸部領域32の中心が、第2の仮想直線L2の上に位置するように、形成されていた。しかし、ダミー凸部領域32は、ダミー凸部領域32の中心ではない他の部分が、第2の仮想直線L2の上に位置するように、形成されていてもよい。すなわち、ダミー凸部領域32が第2の仮想直線L2上にあればよい。

【図面の簡単な説明】

- 【図1】トレンチ素子分離領域を有するシリコン基板の 40 平面図である。
 - 【図2】図1におけるA-A線に沿った断面を模式的に示す断面図である。
 - 【図3】ダミー凸部領域の配置パターンを説明するための図である。
 - 【図4】ダミー凸部領域の配置パターンの作用効果を説明するための図である。
 - 【図5】禁止区域を説明するため図であって、ダミー凸 部領域を有するシリコン基板の平面図である。
- 【図6】実施の形態に係る半導体装置の製造工程を模式 50 的に示す断面図である。

【図7】実施の形態に係る半導体装置の製造工程を模式 的に示す断面図である。

【図8】 実施の形態に係る半導体装置の製造工程を模式 的に示す断面図である。

【図9】 実施例に係るウエハの一部の平面図である。

【図10】比較例に係るウエハの一部の平面図である。

【図11】従来のトレンチ素子分離技術を利用した、素 子分離領域の形成工程を模式的に示す断面図である。

【図12】ダミー凸部領域を形成した場合における、ト レンチ素子分離領域の形成工程を模式的に示す断面図で 10 L2 第2の仮想直線 ある。

【符号の説明】


- 10 シリコン基板
- 12 パッド層
- 14 研磨ストッパ層
- 16 トレンチ
- 18 トレンチ酸化膜

- 20 トレンチ絶縁層
- 21 絶縁層


(13)

- 24 秦子分離領域
- 30 実効凸部領域
- 32 ダミー凸部領域
- D1 第1の仮想直線間の間隔
- D2 第2の仮想直線間の間隔
- G10, G20 辺同士の間隔
- L1 第1の仮想直線
- S1, S2, S3, S4 辺
- T10 ダミー凸部領域の一辺の長さ
- X10 ずれ幅
- Y10 ずれ幅
- θ1 第1の仮想直線と行方向とのなす角
- θ2 第2の仮想直線と列方向とのなす角


【図1】





【図2】




[図8]













.







【図11】









【図9】



【図10】



【図12】



フロントページの続き

.

(72)発明者 糟谷 良和 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 Fターム(参考) 5F032 AA34 AA36 AA39 AA44 AA45 BA01 BA02 CA03 CA17 DA02 DA04 DA23 DA24 DA33 DA53 DA78